清华大学集成电路学院副院长唐建石在公开演讲中介绍，其团队与中芯国际合作，研发出覆盖55纳米、40纳米、28纳米、22纳米至12纳米多个节点的忆阻器集成工艺，已形成境内自主可控的工艺基础。
忆阻器集成于CMOS后道，具备良好的工艺迁移能力，可适配更先进工艺节点。目前团队忆阻器集成规模达上百兆，良率可达4个9至6个9，实现4比特编程；40纳米、28纳米节点的存储产品已实现一定规模量产，工艺水平进入国际第一梯队，台积电也在推进12纳米及更先进节点的忆阻器存储工艺研发。
在产业化方面，团队孵化的企业已实现1-16MB典型规格忆阻器存储产品的量产；在存算一体领域孵化“北京亿元科技”初创公司，既推出面向科研的存算一体硬件平台，与多所高校开展合作，也联合咪咕、字节跳动研发存算一体计算加速卡，在内容推荐场景开展探索性应用。
唐建石表示，当前我国先进制造工艺面临制约，实现高算力芯片突破需依托多层次协同创新：一方面引入存算一体新计算范式，突破算力、存储与功耗瓶颈；另一方面通过芯粒堆叠、单片三维集成等技术构建异构集成层次化芯片，为后摩尔时代算力提升开拓新空间。